Apr 23, 2009 03:23
15 yrs ago
English term
Canada
Engineering translator
Native in: Japanese 
Works in: English to Japanese, Japanese to English
front side delayering
English to Japanese
Tech/Engineering
Electronics / Elect Eng
Semicon device failure analysis
半導体デバイスの故障解析で使うテクニックで、表の面から層をひとつひとつ取り去って行くことです。日本語でなんと言うのでしょうか。
The two main types of failure analysis applications that require film thickness measurement are *front side delayering* (for traditional device-side up circuit packaging) and backside thinning (for the newer flip-chip device-side down circuit packaging.)
The two main types of failure analysis applications that require film thickness measurement are *front side delayering* (for traditional device-side up circuit packaging) and backside thinning (for the newer flip-chip device-side down circuit packaging.)
Proposed translations
(Japanese)
| 3 | 前面ディレイヤリング |
Hidetoshi kudo
|
References
| FYR, please |
cinefil
|
Proposed translations
2 hrs
Hidetoshi kudo
Australia
Australia
Native in Japanese
Specializes in field
Australia
Certified by Japan Transla'n Federation
Native in: Japanese
Works in: English to Japanese, Japanese to English
Related KudoZ points
:
20
Selected
前面ディレイヤリング
front-side とback-sideで対の表現になると思います。半導体であれば前面、裏面という表現は適当だと思います。表面と言ってしまうと、露出しているところがすべて表面にりますので。
ディレイヤリングについては、適当なリンクがありました。
ディレイヤリングについては、適当なリンクがありました。
4 KudoZ points awarded for this answer.
Comment: "層剥離かディレイヤリングか、どちらが一般的かわかりませんが、これで行こうと思います。どうもありがとうございます。"
Reference comments
5 hrs
Reference:
FYR, please
過去のシンポジウム/2005/講演プログラム - 第28回 LSIテスティング ...
2008年7月4日 ... CAA歩留り予測技術を用いた多品種半導体製造ライン対応歩留りマネジメントシステムの開発. 松本千鶴, 加茂田浩司, 角田義幸*, ... 最新の試料作成研磨技術 --- 多層膜LSI の各層研磨(Delayering/Deprocessing). E. Raz, 有路二朗* ...
www-lsits.ist.osaka-u.ac.jp/? 過去のシンポジウム%2F2005%2F講演プログラム - 63k - キャッシュ - 類似ページ
www-lsits.ist.osaka-u.ac.jp からの検索結果 »
工程管理方法およびその方法を利用したシステム
半導体製造工程のように、ある製品が多数の工程（例えば、約100の工程）を経て製造される場合、製品の不良が発生した時、 ... の不良ポイント（point）を探し、 ディレイアリング（delayering）しつつ不良を直接的に探す方法である。 ...
www.j-tokkyo.com/2008/G05B/JP2008-077665.shtml - 34k - キャッシュ - 類似ページ
電気的および物理的特徴付けのためのMOSFETデバイスの裏面層剥離
【解決手段】この半導体の裏面基板層内に窓が形成される。平行イオン・プラズマが生成され、集束用遮蔽板により裏面の内部窓 ..... 部位特有のMOSFETデバイスの裏面を選択的に層剥離（delayering）できるようにするためにも使用することができる。 ...
www.j-tokkyo.com/2005/H01L/JP2005-197735.shtml - 50k - キャッシュ - 類似ページ
2008年7月4日 ... CAA歩留り予測技術を用いた多品種半導体製造ライン対応歩留りマネジメントシステムの開発. 松本千鶴, 加茂田浩司, 角田義幸*, ... 最新の試料作成研磨技術 --- 多層膜LSI の各層研磨(Delayering/Deprocessing). E. Raz, 有路二朗* ...
www-lsits.ist.osaka-u.ac.jp/? 過去のシンポジウム%2F2005%2F講演プログラム - 63k - キャッシュ - 類似ページ
www-lsits.ist.osaka-u.ac.jp からの検索結果 »
工程管理方法およびその方法を利用したシステム
半導体製造工程のように、ある製品が多数の工程（例えば、約100の工程）を経て製造される場合、製品の不良が発生した時、 ... の不良ポイント（point）を探し、 ディレイアリング（delayering）しつつ不良を直接的に探す方法である。 ...
www.j-tokkyo.com/2008/G05B/JP2008-077665.shtml - 34k - キャッシュ - 類似ページ
電気的および物理的特徴付けのためのMOSFETデバイスの裏面層剥離
【解決手段】この半導体の裏面基板層内に窓が形成される。平行イオン・プラズマが生成され、集束用遮蔽板により裏面の内部窓 ..... 部位特有のMOSFETデバイスの裏面を選択的に層剥離（delayering）できるようにするためにも使用することができる。 ...
www.j-tokkyo.com/2005/H01L/JP2005-197735.shtml - 50k - キャッシュ - 類似ページ
Something went wrong...